Skip to content
A
A
A
简体
(
简体
)
繁體
EN
(
EN
)
搜尋：
搜尋：
澳大首頁
關於我們
介紹 / 歷史
主任的話
架構
資源
快訊
研究報告
2011-2016
2017-2020
媒體
人員
教職員
重點實驗室相關人員
研究員
行政人員
學生
校友
顧問
研究
無線和多學科研究組（WMRG）
數據和電源轉換研究組（DPRG）
衍生公司
開放課題
Guidelines
Management Methods
教育
碩士學位課程
課程教學目標
哲學碩士學位 （微電子學）
Programme Intended Learning Outcomes (M.Phil)
課程學習計劃 (M.Phil.)
課程大綱 (M.Phil.)
課程時間表
理學碩士學位 （微電子學)
Programme Intended Learning Outcomes (M.Sc.)
課程學習計劃 (M.Sc.)
課程大綱 (M.Sc.)
課程時間表
報名
表格下載
服務承諾
通識教育科目
課程時間表
科目大綱 (GE)
International Grants
成就
獎項
研究資助
專利與技術轉移
發表著作
期刊和雜誌
會議報告和簡報
書籍及書籍章節
論文
其它刊物
芯片及系統庫
記錄搜尋
新聞與活動
新聞資訊
活動資訊
聯絡我們
聯絡
前往本實驗室
A
A
A
EN
简体
繁體
搜尋：
Clock-Jitter Sensitivity Reduction in CT Sigma-Delta Modulators Using Voltage-Crossing Detection DAC
首頁
/
Clock-Jitter Sensitivity Reduction in CT Sigma-Delta Modulators Using Voltage-Crossing Detection DAC
imeadmin
2021-02-18T16:59:15+08:00
2011-08-01
|
發表 著作
,
會議報告和簡報
|
Go to Top
