Skip to content
A
A
A
简体
繁體
(
繁體
)
EN
(
EN
)
搜索:
搜索:
澳大首页
学院概覧
介绍/历史
主任的话
架构
资源
快讯
研究报告
2011-2016
2017-2020
媒体
澳大开放日2023
人员
教职员
重点实验室相关人员
研究员
行政人员
学生
校友
顾问
研究
无线和多学科研究组（WMRG）
数据和电源转换研究组（DPRG）
衍生公司
开放课题
Guidelines
Management Methods
教育
硕士学位课程
课程教学目标
哲学硕士学位 （微电子学）
Programme Intended Learning Outcomes (M.Phil)
课程学习计划 (M.Phil.)
课程大纲 (M.Phil.)
课程时间表
理学硕士学位 （微电子学）
Programme Intended Learning Outcomes (M.Sc.)
课程学习计划 (M.Sc.)
课程大纲 (M.Sc.)
课程时间表
报名
表格下载
通识教育科目
课程时间表
科目大纲 (GE)
International Grants
成就
奖项
研究资助
专利与技术转移
发表 著作
期刊和杂志
会议报告和简报
书籍及书籍章节
论文
其它刊物
芯片及系统库
记录搜寻
新闻与活动
新闻信息
活动信息
联络我们
联络
前往本实验室
A
A
A
EN
简体
繁體
搜索:
Clock-Jitter Sensitivity Reduction in CT Sigma-Delta Modulators Using Voltage-Crossing Detection DAC
首页
/
Clock-Jitter Sensitivity Reduction in CT Sigma-Delta Modulators Using Voltage-Crossing Detection DAC
imeadmin
2021-02-18T17:00:00+08:00
2011-08-01
|
发表 著作
,
会议报告和简报
|
Go to Top
